This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

RANGE FINDER

Patent number:

JP5280973

Publication date:

1993-10-29

Inventor:

INOUE AKIRA

Applicant:

OLYMPUS OPTICAL CO LTD

Classification:

- international:

G01C3/06; G02B7/32; G03B13/36

- european:


Application number:

JP19920079821 19920401

Priority number(s):

Abstract of JP5280973

PURPOSE:To perform range finding with a wide dynamic range with an A/D- converter having low resolution used.
CONSTITUTION:A timing signal generator 5 is used first to turn ASa1, ASa2 ON and turn ASb1, ASb2 OFF, and steady photo current is bypassed to Q1, Q2. Then ASa1, ASa2 are turned OFF and ASb1, ASb2 are turned ON so that IRED 1 is illuminated and signal current i1, i2 is integrated in integral capacitors C3, C4. At this time the number and time of integrations, etc., are controlled so that the current is within a dynamic range of the A/D-converter 3.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-28093

(43)公開日 平成5年(1993)2月5日

(51) Int.Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 13/28

310 L 7052-5B

審査請求 未請求 請求項の数2(全 8 頁)

(21)出願番号

(22) 出願日

特願平3-178554

VIZ.

平成3年(1991)7月19日

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 山下 祥司

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 柿本 恭成

(54) 【発明の名称】 パースト転送終了割込信号発生回路

(57)【要約】

【目的】 パースト転送終了割込信号発生回路から誤ってパースト転送終了の割込信号をプロセッサに与えることを防止する。

【構成】 データー時記憶用のFIFOメモリ5のメモリ空信号S5がオンであり、DMA制御回路4がバースト転送終了を示すデータ転送終了信号S4bがオンであり、かつDMA制御回路4がFIFOメモリ5へ与える書込信号S4aがタイマ61の遅延によって一定時間存在しないこと、つまりタイマ出力信号S61がオンになるという3つの条件を満足した時に、アンド回路62から割込信号S62を出力し、プロセッサ2へ与える。



本発明の実施例のバースト・データ転送処理装置

1

【特許請求の範囲】

【請求項1】 パースト転送終結処理を行うプロセッサ を介することなく、

ダイレクト・メモリ・アクセス制御回路によってデータ をパースト的にデータの一時記憶用先入先出メモリに書 込んでパースト転送を行う時に、該パースト転送の終了 を割込信号の形で前記プロセッサに知らせるパースト転 送終了割込信号発生回路において、

前記先入先出メモリのメモリ領域が空を示すメモリ空信 号がオンで、前記ダイレクト・メモリ・アクセス制御回 10 ている。 路がデータ転送終了を示すデータ転送終了信号がオンで あり、かつ前記ダイレクト・メモリ・アクセス制御回路 が前記先入先出メモリヘ与える書込信号が一定時間存在 しないことを条件にして、前記割込信号を前記プロセッ サに供給する構成にしたことを特徴とするパースト転送 終了割込信号発生回路。

請求項1記載のパースト転送終了割込信 【請求項2】 号発生回路において、

前記先入先出メモリへ供給する書込信号を一定時間遅ら **せるタイマと、**

前記メモリ空信号、前記データ転送終了信号、及び前記 タイマの出力の論理積を求めて前記割込信号を出力する アンド回路とで、

構成したことを特徴とするパースト転送終了割込信号発 生回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、先入先出メモリ(以 下、FIFOメモリという)をデータ転送経路上の一時 記憶に持つパースト・データ転送処理装置等におけるパ 30 ースト転送終了割込信号発生回路に関するものである。

[0002]

【従来の技術】図2は、従来のパースト転送終了割込信 号発生回路を組み込んだパースト・データ転送処理装置 の一構成例を示すプロック図である。

【0003】このパースト・データ転送処理装置は、デ ータ転送パス1を有し、それには装置全体を制御するプ ロセッサ2、データ格納用のメモリ3、ダイレクト・メ モリ・アクセス制御回路(以下、DMA制御回路とい う)、及びFIFOメモリ5が接続されている。DMA 40 制御回路4は、プロセッサ2を介さずに、メモリ3から データを読出し、書込信号S4aをFIFOメモリ5へ 与え、そのFIFOメモリ5へ読出したデータを書込む というパースト転送を実施し、パースト転送終了後にデ ータ転送終了信号S4bを出力する機能を有している。 FIFOメモリ5は、そのメモリ領域が空になると、メ モリ空信号S5を出力する機能を有している。

【0004】DMA制御回路4及びFIFOメモリ5に は、パースト転送終了割込信号発生回路(以下、この回 路を単に割込信号発生回路と略称することもある)6が 50 ったことをある時間遅れをもって該FIFOメモリ5外

接続され、さらに該FIFOメモリ5に、データ転送回 路7が接続されている。割込信号発生回路6は、データ の一時記憶用FIFOメモリ5のメモリ領域が空を示す メモリ空信号S5がオンであり、かつDMA制御回路4 がパースト転送終了を示すデータ転送終了信号S4bが オンである時に、パースト転送終了を割込信号S6の形 でプロセッサ2に通知する機能を有している。データ転 送回路7は、FIFOメモリ5に書込まれたデータを自

2

発的に取り出して図示しない外部へ送出する機能を有し 【0005】ここで、DMA制御回路4は、例えば数十 ~数百ナノ秒毎に単位ワードの読み書きを繰り返し、高

速パースト転送を実現するものとする。 【0006】次に、動作を説明する。

[0007] プロセッサ2は、DMA制御回路4に対し てパースト転送を命令すると、該DMA制御回路4が、 メモリ3からデータを読出し、その読出したデータを書 込信号S4aによってFIFOメモリ5へ書込む。この FIFOメモリ5に書込まれたデータは、データ転送回 20 路7によって自発的に取り出され、外部へ送出される。

【0008】プロセッサ2は、パースト転送中には何等 それに関与せず、全く別の処理を実行してシステム全体 の処理効率を高めている。割込信号発生回路6は、DM A制御回路4からのデータ転送終了信号S4bがオン、 かつFIFOメモリ5のメモリ空信号S5がオンの時 に、割込信号S6をプロセッサ2へ供給する。これによ り、プロセッサ2は、データ転送が終了したことを認識 できる。

【0009】このように、プロセッサ2は、割込信号発 生回路6からの割込信号S6を監視することにより、パ ースト転送の終了のタイミングを判断でき、そのタイミ ングを即時、外部へ通知することができる。このプロセ ッサ2からの通知を受ける外部の装置は、パースト・デ ータの最後尾データを受信するタイミングと、前記通知 とのタイミングが合致するので、効率的な処理が実現で きる。

[0010]

【発明が解決しようとする課題】しかしながら、従来の バースト転送終了割込信号発生回路6では、次のような 課題があった。

【0011】(a) パースト転送する語数は一般にそ の都度可変長であり、どの様な長さであっても通知を受 ける外部装置で、前記タイミングを保障する必要があ る。ところが、従来の構成では、パースト語数が極小で あるという条件で、FIFOメモリ5内に外部に送出す べきデータが残留しているにも関わらず、誤った割込信 号S6を発生する。

【0012】つまり、FIFOメモリ5は、例えば空の 状態からデータが1個入った場合、そのデータが1個入

へ知らせる。そのため、FIFOメモリ5内に送出すべ きデータが残留しているにも関わらず、瞬間的にメモリ 空信号S5がオンになることがあり、それによって割込 信号発生回路6が誤った割込信号S6を発生するおそれ がある。このような誤った割込信号S6が発生すると、 外部の通知を受ける装置側で、前記タイミングを保障す るようにプロセッサ2が該外部装置に通知するのは困難 である。

【0013】(b) パースト語数が極小であるという 特別な条件以外でも、バースト・データ転送中、データ 10 転送バス1の輻輳 (ビジー) 等によってパースト・デー タの流れが該データ転送パス1上で一時途絶えて、FI FOメモリ5において空の状態がパースト・データの後 尾で発生すると、前記(a)と同様な現象が発生する。

【0014】(c) 一般的な現象として、パースト・ データ転送中、データ転送回路7が外部へデータを送り 出す速度が、DMA制御回路4の転送速度より若干速い 場合で、該FIFOメモリ5がしばしば空になるような 転送条件の時、パースト・データ転送の後尾で前配と同 様な現象が発生する。

【0015】(d) 従来の割込信号発生回路6では、 FIFOメモリ5の空信号S5がオンし、かつDMA制 御回路4のデータ転送終了信号S4bがオンの時に、プ ロセッサ2に与える割込信号S6を生成している。その ため、DMA制御回路4がパースト最終データをFIF Oメモリ5に書込んだ時、該DMA制御回路4はデータ 転送終了信号S4bをオンにしているが、該FIFOメ モリ5の動作に遅れがあるため、メモリ空信号S5は即 オフにならずにしばらくの間オンのままである。これに より、FIFOメモリ5内にデータが存在している時で 30 も、誤った割込信号S6が出力されることがある。

【0016】本発明は、前記従来技術が持っていた課題 として、誤って割込信号S6がプロセッサ2に供給され るという点について解決したパースト転送終了割込信号 発生回路を提供するものである。

[0017]

【課題を解決するための手段】第1の発明は、前記課題 を解決するために、パースト転送終結処理を行うプロセ ッサを介することなく、DMA制御回路によってデータ をパースト的にデータの一時記憶用FIFOメモリに書 40 込んでパースト転送を行う時に、該パースト転送の終了 を割込信号の形で前記プロセッサに知らせるパースト転 送終了割込信号発生回路において、次のように構成して いる。

【0018】即ち、前記FIFOメモリのメモリ領域が 空を示すメモリ空信号がオンで、前記DMA制御回路が データ転送終了を示すデータ転送終了信号がオンであ り、かつ前記DMA制御回路が前記FIFOメモリへ与 える書込信号が一定時間存在しないことを条件にして、

る.

【0019】第2の発明では、第1の発明のパースト転 送終了割込信号発生回路を、前記FIFOメモリへ供給 する書込信号を一定時間遅らせるタイマと、前配メモリ 空信号、前記データ転送終了信号、及び前記タイマの出 カの論理積を求めて前記割込信号を出力するアンド回路 とで、構成している。

[0020]

【作用】第1の発明によれば、従来のパースト転送終了 割込信号発生回路の出力条件を規定する簡単な入力条件 を一つ付加することにより、プロセッサに対する誤った 割込信号の供給を防止している。つまり、FIFOメモ リのメモリ空信号のオンと、DMA制御回路のデータ転 送終了信号のオンの2つの信号の他に、該DMA制御回 路がFIFOメモリに対する書込信号を与え終えた時か ら一定時間はパースト転送終了割込信号発生回路の出力 をオンにしないという条件を付加している。

【0021】これにより、プロセッサはDMA制御回路 にパースト転送の指示を与えると、以後はパースト転送 とは直接関係しない別処理を実施している。このパース ト転送実施中は、DMA制御回路により、データがFI FOメモリに書込まれる。このFIFOメモリに書込ま れたデータは、データ転送回路等で読出され、外部に転 送される。

【0022】DMA制御回路が出力するデータ終了信号 がオンし、FIFOメモリのメモリ空信号がオンし、さ らにDMA制御回路がFIFOメモリに書込信号を与え 終えた時から一定時間後のオンになる信号の、3つの信 号により、パースト転送終了割込信号発生回路から割込 信号がプロセッサへ出力される。これにより、プロセッ サはパースト転送が終了したことを認識し、パースト転 送の終了判定の精度が向上する。

【0023】第2の発明では、FIFOメモリに与える 書込信号をタイマで一定時間遅らせ、メモリ空信号、タ イマの出力信号、及びデータ転送終了信号をアンド回路 に与え、該アンド回路で3入力の論理積を求めて割込信 号を生成している。これにより、簡単な回路でかつ的確 に、パースト転送の終了判定の精度が向上する。従っ て、前記課題を解決できるのである。

[0024]

【実施例】図1は、本発明の実施例を示すパースト転送 終了割込信号発生回路を組み込んだパースト・データ転 送処理装置の構成プロック図であり、従来の図2中の要 素と共通の要素には共通の符号が付されている。

【0025】このパースト・データ転送処理装置は、従 来と同様のデータ転送パス1、プロセッサ2、メモリ 3、DMA制御回路4、FIFOメモリ5、及びデータ 転送回路7を備えており、そのDMA制御回路4及びF IFOメモリ5の出力側に接続されたパースト転送終了 前記割込信号を前記プロセッサに供給する構成にしてい 50 割込信号発生回路60の回路構成のみが、従来のものと 5

異なっている。

【0026】この割込信号発生回路60は、DMA制御 回路4からFIFOメモリ5へ与えられる曹込信号S4 aを一定時間遅延させるタイマ61と、その出力側に接 続された3入力のアンド回路62とで、構成されてい る。アンド回路62は、DMA制御回路4からのデータ 転送終了信号S4bと、タイマ61の出力信号S61 と、FIFOメモリ5からのメモリ空信号S5とを入力 し、それらの論理積を求めて割込信号S62を生成し、 該割込信号S62をプロセッサ2へ与える回路である。

【0027】次に、図1の装置の全体的な動作を説明す る。プロセッサ2がDMA制御回路4に対してパースト 転送指令を与えると、該DMA制御回路4では、該プロ セッサ2を介さずに、メモリ3からデータを読出し、書 込信号S4aをFIFOメモリ5に与え、読出したデー 夕をそのFIFOメモリ5へ書込むというパースト転送 を実施する。FIFOメモリ5に書込まれたデータは、 データ転送回路7によって取り出され、図示しない外部 装置へ送出される。

【0028】この時、パースト転送の終了をプロセッサ 20 2に通知するため、割込信号発生回路60では、DMA 制御回路4のデータ転送終了信号S4bがオンであり、 FIFOメモリ5のメモリ空信号S5がオンであり、か つFIFOメモリ5への書込信号S4aが存在する(即 ち、タイマ61の出力信号S61)という3つの信号を 監視し、それらの論理積を求め、3人力が全てオンの時 には割込信号S62を出力する。これにより、プロセッ サ2は、割込信号発生回路60からの割込信号S62を 監視することにより、パースト・転送の終了のタイミン グを知ることができ、そのタイミングを即時かつ正確に 30 外部装置に通知することができる。

【0029】次に、図1の動作(I), (II) を図3 (a), (b) を用いてさらに詳細に説明する。

【0030】図3 (a) はパースト転送中のFIFOメ モリ5への書込が淀みなく行われる例、及び同図(b) はパースト転送中のFIFOメモリ5への書込がデータ 転送パス1の都合等で待たされる例を示している。

【0031】(i) 図3(a)に示す動作

DMA制御回路4がFIFOメモリ5へ与えるパルス信 ると同時に、該DMA制御回路4は、データ転送終了信 号S4bをアンド回路62へ出力する。以後、FIFO メモリ5に書込はない。データ転送回路7により、独自 にFIFOメモリ5からデータを取り出しているので、 該FIFOメモリ5が記憶しているデータが空になった 時点で、メモリ空信号S5がオンとなる。

【0032】一方、タイマ61は、FIFOメモリ5へ のパルス信号からなる書込信号S4aが消滅してから一 定時間T。 経過後にタイマ出力信号S61をオンにす

IFOメモリ5が空の時に与えた時、それに対応して該 FIFOメモリ5がメモリ空信号S5をオフにするまで の時間より、若干長くする必要があるが、これについて は後の(II)の動作で説明する。

6

【0033】アンド回路62は、データ転送終了信号S 4 b、タイマ出力信号S61、及びメモリ空信号S5が 全てオンの時に割込信号S62をプロセッサ2に与えて いるので、この時点でFIFOメモリ5内のデータは全 てデータ転送回路?を経由して外部に転送済みである。

【0034】(II) 図3(b)に示す動作 10

DMA制御回路4がFIFOメモリ5へ与えるパルス信 号からなる書込信号S4aに関して規定個数を出し終え ると同時に、該DMA制御回路4は、データ転送終了信 号S4bをオンにする。以後、FIFOメモリ5に書込 はない。データ転送回路7は、独自にFIFOメモリ5 からデータを取り出しているので、該FIFOメモリ5 が記憶しているデータが空になった時点でメモリ空信号 S5がオンとなる。

【0035】図3(a)との相違は、パースト転送中、 FIFOメモリ5への書込が等間隔に行われず、書込パ ルスの間隔が最終書込時に広がっている。そのため、F IFOメモリ5が一旦空になり、その後、最終書込が実 施されてFIFOメモリ5のメモリ空信号S5がオフに なり、その後再びオンになっている点が図3(a)と異 なっている。

【0036】図3(b)において、時間T。は書込信号 S4aをFIFOメモリ5が空の時に与えた時、それに 対応して該FIFOメモリ5がメモリ空信号S5をオフ にするまでの時間であり、該FIFOメモリ5の固有値 である。タイマ61の出力信号S61については、FI FOメモリ5への書込パルスが消滅してから一定時間T ▼ 経過後にオンになる信号であり、図3 (b) の場合 は、書込パルス間隔の相違からオンになる部分が2箇所 ある。

【0037】アンド回路62は、データ転送終了信号S 4 b、タイマ出力信号S61、メモリ空信号S5が全て オンの時に、プロセッサ2へ割込信号S62を与えるよ うに構成され、時間Tv は時間Te より長くなるように タイマ61で管理される。そのため、データ転送終了信 号からなる書込信号S4aに関して規定個数を出し終え 40 号S4bとメモリ空信号S5がオンになった時点で割込 信号S62はアンド回路62から出力されず、データ転 送終了信号S4bとタイマ出力信号S61とメモリ空信 号S5とがオンになった時点で、アンド回路62がプロ セッサ2に対して割込信号S62を与える。この時点 で、FIFOメモリ5内のデータは全てデータ転送回路 7を経由して外部へ転送済みであることが保障されてい る。

【0038】以上のように、本実施例では次のような利 点を有している。データ転送終了信号S4bとメモリ空 る。この一定時間 T_{\bullet} については、書込信号SAaをF=50 信号SSの他に、FIFOメモリSへの書込信号SAa

をタイマ61を介してタイマ出力信号S61がオンになる一定時間は、アンド回路62から割込信号S62が出力されない。そのため、パースト転送に関わるあらゆるタイミングの変動、あるいはパースト語数がどのように可変しても、プロセッサ2へ与える割込信号S62はパースト転送終了タイミングのうち、FIFOメモリ5からデータ転送回路7を経由してデータが外部へ送出された時点でのタイミングを、プロセッサ2から外部の装置に正確に知らせることを保障することができる。従って、データ転送回路7を経由してデータを受信する外部を置に対し、パースト・データ最後尾データを受信するタイミンを正確に認識させることができるので、例えば外部の受信側装置では高効率及び信頼性の高い処理が可能である。

【0039】なお、本発明は上記実施例に限定されず、 種々の変形が可能である。その変形例としては、例えば 次のようなものがある。

【0040】(1) 上記実施例では、パースト転送終 了割込信号発生回路60をタイマ61及びアンド回路6 2で構成したが、タイマ61を他の遅延手段で構成した 20 り、あるいはデータ転送終了信号S4b、タイマ出力信 号S61及びメモリ空信号S5の極性を変えることによ り、アンド回路62を他のゲート回路等で構成すること も可能である。

【0041】(ii) 図1のパースト・データ転送処理 装置に、他の機能プロック等を付加することにより、種 々のデータ転送システムを構成しても良い。例えば、F IFOメモリ5を使用したパースト・データ転送回路と プロセッサ2とを組み合わせた一般のデータ転送システムにも、上記実施例を適用でき、それによってパースト 30・データ転送の汎用性を拡大できる。

[0042]

【発明の効果】以上詳細に説明したように、第1の発明によれば、メモリ空信号がオンで、データ転送終了信号がオンで、かつ書込信号が一定時間存在しないことを条件にして、割込信号をプロセッサに供給するようにした

ので、パースト転送に関わるあらゆるタイミングの変 動、あるいはパースト語数がどのように可変しても、割 込信号がプロセッサに誤って供給されることがなく、パ ースト転送の終了を正確にプロセッサに知らせることが できる。そのため、例えば外部の受信側装置等では、高

効率及び信頼性の高い処理が可能となる。

【図面の簡単な説明】


【図1】本発明の実施例を示すパースト転送終了割込信 号発生回路を組み込んだパースト・データ転送処理装置 の構成プロック図である。

【図2】従来のパースト転送終了割込信号発生回路を組み込んだパースト・データ転送処理装置の構成プロック図である。

20 【図3】図1の動作を示すタイミングチャートである。 【符号の説明】


1	データ転送パス
2	プロセッサ
3	メモリ
4	DMA制御回路
5	FIFOメモリ
7	データ転送回路
6 0	パースト転送終了割込信号発生回路
6 1	タイマ
6 2	アンド回路
S 4 a	書込信号
S 4 b	データ転送終了信号
S 5	メモリ空信 号
S 6 1	タイマ出力信号
S 6 2	割込信号

[図1]




本発明の実施例のバースト・データ転送処理装置





従来のバースト・データ転送処理装置



(b) 図1のタイミングチャート